PROTECTING CIRCUIT FOR FIELD-EFFECT TRANSISTOR

63-037712 [JP 63037712 A] PUB. NO.: PUBLISHED: February 18, 1988 (19880218)

INVENTOR(s): NOTO YASUO

SUGIURA NOBORU

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation). JP

61-179963 [JP 86179963] APPL. NO.: August 01, 1986 (19860801) [4] H03K-017/08 FILED:

INTL CLASS:

JAPIO CLASS: 42.4 (ELECTRONICS -- Basic Circuits)

Section: E, Section No. 633, Vol. 12, No. 250, Pg. 62, July JOURNAL:

14, 1988 (19880714)

ABSTRACT

PURPOSE: To absorb surge energy to below the dielectric strength of an FET by connecting a Zener diode and a diode which has the opposite polarity from the Zener diode in series between the drain and gate. CONSTITUTION: The series circuit of the Zener diode ZD1 and the diode D1 which has the opposite polarity from the Zener diode is provided between the drain and gate of the N channel FET. A voltage applied to the gate G of the diode D1 connected in series between the gate and drain of the FET operates not to be drawn to the drain D and when the FET is off, namely, when a control transistor TR is off, the Zener diode ZD1 feeds the surge energy applied to the FET back to the gate of the FET, thereby reducing the voltage between the drain and gate below a constant value. Consequently, the FET consumes the surge voltage and the gate is turned on before a voltage higher than the dielectric strength is applied, thereby lowering the surge voltage.

⑲ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63-37712

⑤Int Cl.⁴

識別記号

厅内整理番号

→ 49公開 昭和63年(1988)2月18日

H 03 K 17/08

7190 - 5 J

審査請求 未請求 発明の数 1 (全4頁)

公発明の名称 電界効果トランジスタの保護回路

②特 頤 昭61-179963

纽出 頭 昭61(1986)8月1日

康 雄

茨城県勝田市大字高場2520番地 株式会社日立製作所佐和

工場内

70発明者 杉 浦

登

茨城県勝田市大字高場2520番地 株式会社日立製作所佐和

工場内

①出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

②代理人 弁理士 小川 勝男 外2名

HUT AND T

1. 発明の名称

電界効果トランジスタの保護回路

- 2. 特許請求の範囲
 - 1. ドレインとソース間に負荷を接続し、ゲートを制御することによつてドレイン電流を制御してなる制御回路において・前記ドレインとゲート間にツエナーダイオードと、 該ツエナーダイオード・逆方向の極性を有するダイオード、近列接続したことを特徴とする世界効果トランジスタの保護回路。
 - 2. 特許請求の範囲第1項記載において、ツエナーダイオードとダイオードはアノード同志が結 様され、該ツエナーダイオードの一端がドレインに接続されていることを特徴とした世界効果トランジスタの保護回路。
 - 3. 特許請求の範囲第1項記録において、ツエナーダイオードとダイオードはカソード同志が結 焼され、鉄ダイオードの一端がドレインに接続 されていることを特徴とした世界効果トランジ

、スタの保護国路。

3.発明の詳細な説明

〔産業上の利用分野〕

本苑明は世界効果トランジスタ(以下AETと云う)の保護回路に係り、特にインダクタンスを負荷とするFETに好適な保護回路に関する。

〔従来の技術〕

世来のFETの保護回路は日立パワーNOSFETデータブツク(昭和59年10月発行)の第22頁4、6項から第24頁4、7頁に記載されているようにCRスナバもしくはサージ吸収用アバランシエダイオードをドレイン・ソース間に用いて行なつていた。しかし経済的で信頼性の高い装置としての配慮が十分なされていなかつた。

(発明が解決しようとする問題点)

上記世来技術は例えば10A,100A等の大電波を流した場合、サージ吸収回路とFETの接続のための配線にインダクタンスがあり、FETのような高速スイッチングにおいては(100m a 近辺のターyンオフタイムでFETはスイツチ

ングする。) 小さなインダクタンスでもd I / d t が大きくなるためFETに印加される電圧は大きくなるが、実用性の高い耐圧回路については十分配慮されていなかつた。

本発明の目的は経済的で得額性の高いFETの 保護回路を容易に提供するにある。

[問題点を解決するための手段]

FETのゲイン・ドレイン間に直列接続されたダイオードはゲートに印加される電圧がドレインに引つばられないように働き、一方ツエナーダイオードはFETがOFF時、即ち制御トランジスタがON時にFETに印加されるサージエネルギ

はNチヤンネルFETを示しており、FETのON電圧が約1Vになるような電圧、約10Vが印加されるように設定されている。ダイオードロ1はゲートGに印加される電圧がドレインDに引つばられないようにするためのもので、これを外すとFETのスレンシュホールド電圧Vriiまがが大きくなるため無破壊にいたる。ツエナーダイオードZD1はFETがOFF時、すなわち制御トランジスタTRがON時にFETに印加されるサージエネルギーをFETのゲートGに帰還し、FETのVosを一定傾以下にする。

この時の動作は、インダクタンスLに電流 I os が流れている場合にドレイン・ソース間電圧は、

$$V_{DS} = V_B + L \frac{d I_{DS}}{d t_{DS}}$$

ここで Va : パツテリー電圧

L : インダクタンス

IDS: TEM

toff : FETOOFFORM

ーをFETのゲートに帰還しドレイ・ゲート間の 電圧を一定値以下にするように動く。それによっ てFETにサージ電圧を消費し、かつ耐圧以上の 電圧がかかる以前にゲートをONし、サージ電圧 を下げることが出来る。

(突旋例)

以下本発明の一実施例を第1回, 第2回により 説明する。

パッテリBとリアクタンスLとFETのドレインD・ソースS間は閉回路をなし、FETのゲート・ソースS間には制御トランジスタTRが接続されている。R1、R2はそれぞれ電流制限抵抗を示す。アノード同志を結線したダイオードD1とツエナーダイオード2D1の直列海子回路のダイオード側の他の一端カソードはFETのゲートGに結線され、ツエナーダイオードのカソードはドレインDに結線されている。

今制御トランジスタTRがOFFすることによ リFETのゲートG、ソースS間にFETがON するのに必要な電圧Vccが印加される。第2図で

で定まる電圧まではね上がろうとするが

V DS = V TH + V D1 + V ZD1

ここで V TH : FETのスレツシュホールド 腺 伽

Vo. : ダイオードの原方向電圧

で定まる低圧に、クランプされる。

これは電圧が上がろうとするとツエナーダイオードを介してゲートに電圧が印加さりFETが ONする帰還がかかるためである。

VzD1:ツエナー位圧

この時の各電圧、電流を検輸、時間にとつた時の関係は第3回のようになり、OFF時のゲート 電圧はほぼFETのスレンシュホールド電圧VTR

ツエナー電圧 V zoは F E T の 耐圧以下に V os がなるように定める。

ツエナーダイオードに流れる世流 Iz は

Iz=VTH/R1となり

通常VtH 4V·R1は約20Ωから

Iz = 4 / 20 = 0.2 A & 3.

特開昭63-37712(3)

本実施例によれば小信号用のツエナーダイオード及びダイオードをもちいて、サージエネルギー吸収ができるため安価で構成できる。またサージ吸収回路にはCRサージアブソーバ等のように大電流を流さないため、配線が簡単に済み、実用性の高いものとなる。

尚、上記実施例では、ダイオードD1とツエナーダイオードZD1の結構はアノード同志を結構したものを示してあるが、カソード同志を結構したもののダイオード側をFETのドレインDに、ツエナーダイオードZD1側をゲートGに接続しても同様の効果が期待できる。

第4回は本発明をもちいた社動機制御FETの 回路の実施例を示す。

第5回にモータ電流 In (A), FETに流れる電流 Ios(B), FETに印加される電圧 Vos(C)を示す。電動機MにFET ON時に対えられたエネルギーはダイオードロ1, D2により還流される。

本発明のツエナーダイオード Z D 2, Z D 3及び

ダイオードロェ、ロェにより上記実施例と同様の動きで、パツテリーBと世動機M間、FETとパツテリーB間の配線によるサージエネルギーを吸収することができ、かつFETの耐圧以下にすることができる。

(発明の効果)


以上本発明によれば、経済的で信頼性の高い FETの保護回路を容易に提供することができる。


4. 図面の簡単な説明


第1回は本発明の一実施例を示す制御回路図、 第2回は第1回の動作波形図、第3回は代動機制 御にもちいた場合の本発明の一実施例を示す代動 機制御回路図、第4回は第3回の動作波形図を示す。


L … インダクタンス、Ios…FETのDS間世流、 Z D I … ツエナーダイオード、D I … ダイオード、 R I ,R 2 … 電流制限抵抗、TR…FETドライ ブ用トランジスタ、D…ドレイン、G… ゲート、 S … ソース。

代理人 弁理士 小川勝男









This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.